

論文

ワイヤレスLAN用パワーアンプ

Power Amplifier for Wireless LAN Applications

作野圭一*

Keiichi Sakuno

藤田耕一郎*

Koichiro Fujita

川村博史*

Hiroshi Kawamura

長谷川正智*

Masatomo Hasegawa

高秀樹*

Hideki Koh

白川一彦*

Kazuhiko Shirakawa

高橋直*

Naoki Takahasi

劉翊*

Liu Yi

山下雅治*

Masaharu Yamashita

岡徹*

Tohru Oka

要旨

電力付加効率の高い、5GHz無線LAN向け送信用HBTパワーアンプを開発した。従来のパワーアンプと同一の80mWの送信電力において、22%の高効率動作を確認し、30%の消費電力削減(500→360mW)を実現した。

本高性能パワーアンプの実現には、アンプの歪みを低減する歪み補償回路技術(バイパス型歪み補償回路)と、増幅用トランジスタの高周波性能向上技術(セルフアラインHBT構造、および素子間微細バイアホール構造)が大きく寄与している。

A high efficiency Heterojunction Bipolar Transistor (HBT) power amplifier has been developed for Wireless-Local Area Network (W-LAN) applications. An efficiency of 22% was realized at 80mW output power and this resulted in a 30% reduction in power consumption (500 → 360mW).

These key technologies were utilized to realize high efficiency: a linearizing circuit, a self-aligned HBT structure, and a structure with small size via-holes formed between each HBT finger.

まえがき

本格的なユビキタスネットワーク社会の到来を迎え、「いつでも」「どこでも」ほしい情報を入手して楽しみたいというニーズが顕在化しており、無線LANにもブロードバンド化が強く求められている。それに応えるため、50Mbpsを超える高速通信が可能である、IEEE 802.11aに代表される5GHz帯無線LANが目ざされており、PCカードや本体内蔵によりパソコンでの利用が可能になってきている。

PCカードタイプのIEEE 802.11a対応製品が市販されているが、消費電力は最大1.5-2Wと、比較的大容量のバッテリーが使用できるノートパソコンで使用する場合でも無視し得ない消費電力になっているのが現状である。図1に示すようにパワーアンプは送信信号を所定のアンテナ出力電力まで増幅する高周波部品であり、端末内の主要電力消費部品のひとつである。PCカードに組込まれているパワーアンプの消費電力は

500mW程度が一般的であり、カード全体の1/4から1/3の消費電力を占めることになる。IEEE802.11aの規格上の最大アンテナ送信電力は200mWであるが、PCカードの消費電力を下げるため、パワーアンプの出力




図1 無線LANカードのブロック図

Fig. 1 Block diagram of the W-LAN card.

*1 技術本部 デバイス技術研究所 第2研究室

*2 ソーラーシステム事業本部 ソーラーシステム事業部

電力は数10mWに抑えられている場合が多い。しかし出力電力を下げると通信距離が短くなったり、受信エラーが増えてスループットが低下したりする弊害が生じる。CFカード型などを実現するためにはさらに問題が深刻化する。PDAなどの小型携帯端末で使用するCFカードでは、総消費電力は1W以下にする必要があるといわれているが、既存のパワーアンプでは所定の出力電力を確保した上でこのような低消費電力のCFカードを実現することは困難であり、パワーアンプの低消費電力化は極めて重要な技術課題となっている。

我々は、アンプの歪みを低減する回路技術（バイパス型歪み補償回路）と、増幅用トランジスタの高周波性能向上技術（セルフラインHBT構造、および素子間微細バイアホール）の開発により、従来のパワーアンプからの大幅な高効率動作（低消費電力化）を実現した。今回のパワーアンプの低消費電力化により、PDA等の携帯型機器でも5GHz無線LANの利用が可能となり、利用シーンをPCから携帯機器へと拡大することに貢献できるものと考えている。また、本パワーアンプの高性能化技術は、2.4GHz無線LANや携帯電話向けパワーアンプの低消費電力化にも適用可能である。

1. 消費電力と電力付加効率の関係

パワーアンプの性能を表す指標として、電力付加効率が一般に使用される。電力付加効率PAEは、入力電力Pin, 出力電力Pout, 電源の消費電力PDC, 利得Gpに対して、

$$PAE = (P_{out} - P_{in}) / P_{DC} \times 100 [\%], \text{ または変形して } \\ = P_{out} * (1 - 1/G_p) / P_{DC} \times 100 [\%]$$

と定義され、パワーアンプで生成される正味の高周波信号電力と、電源から投入した直流電力の比率を表す。同一の出力電力であれば、電力付加効率が高いことと低消費電力であることは同義である。

2. パワーアンプの効率と低歪みのトレードオフ

パワーアンプの低消費電力化（高効率化）が困難な理由は、5GHz無線LANで使用される信号の変調方式に起因する。IEEE 802.11aでは、信号の伝送にOFDM（直交周波数分割多重：Orthogonal Frequency Division Multiplexing）を用いたマルチキャリア伝送方式が採用されている。ひとつの通信チャンネルあたり52本のキャリアが使用され、各キャリアには伝送レートに応じてBPSK, QPSKや16QAM, 64QAMなどの変調がかけられる。

マルチキャリア伝送では、各キャリアの信号が同位相で重畳され場合、瞬時的な信号の振幅が平均値より極度に大きくなる。IEEE 802.11a準拠の信号では、平均電力と瞬時最大電力との比（PAPR: Peak to Average Power Ratio）は約10dBという大きな値になる。単一キャリア方式のW-CDMAでは、PAPRは3.5dB程度である。パワーアンプはこのような瞬時的な大信号に対しても歪みなく増幅動作をする必要がある。アンプで生じた歪みにより信号波形がゆがみ、受信側での復調が困難になるとともに、信号のスペクトルが広がり、隣接する他の通信チャンネルに対する妨害信号となるからである。

IEEE 802.11aでは、復調ができるための許容歪みは変調精度（EVM: Error Vector Magnitude）で規定され、隣接チャンネルに対する許容妨害歪みは隣接チャンネル漏洩電力（ACPR: Adjacent Channel leakage Power Ratio）で規定されている。54Mbps通信時のEVMは5.6%以下が必要であり、ACPRは全通信モードで-25dBc以下が必要である。特に24Mbps以上の高速通信モードでは16QAM, 64QAMといった多値変調が用いられており、符号判定の際の許容誤差が小さいため、ACPRよりはEVMの方が厳しい規格となっている。このように大きなPAPRを有する信号を歪みなく増幅するためには、パワーアンプを最大出力電力よりもかなり低い出力電力で動作させる必要がある。

図2は、パワーアンプの利得及び電力付加効率の出力電力依存性を示すものである。信号を歪みなく増幅するためには利得は一定であることが理想的であるが、パワーアンプから出力できる電力には上限がある（飽和電力）ため、飽和電力付近では入力電力を増やしても出力電力の増加が頭打ちになる。この頭打ちは入力電力の増大に伴ってパワーアンプの利得が低下することを意味しており、利得圧縮と呼ばれる、動作原




図2 パワーアンプの歪みと効率のトレードオフ
Fig. 2 Trade-off between efficiency and distortion.

理上不可避の現象である。一方、入力電力の増大とともに電力付加効率は増加する。これは、パワーアンプを動作状態にするためには増幅用トランジスタにバイアス電流を与えておく必要があり、電力付加効率の観点からは無駄な直流消費電力となるが、出力電力が増加すると相対的にこの無駄な直流消費電力の比率が低下するためである。

前述のように、低歪み動作のためには瞬時信号電力に対するアンプの利得圧縮を抑制する必要があるため、アンプを飽和状態で動作させることは出来ず、飽和パワーよりも低い出力電力で動作させざるを得ない。飽和出力電力と実際の動作出力電力の差をバックオフと呼ぶが、電力付加効率を高めるためにはバックオフを小さくする必要があり、一方低歪み動作のためにはバックオフを大きくする必要もある。この低歪み動作とのトレードオフが、パワーアンプの高効率動作を律則している最大の要因である。

また5GHz無線LANでは、信号周波数が携帯電話や2.4GHz無線LANよりも2倍以上高いため、増幅用のトランジスタ自体の高性能化も必要となる。周波数が高くなると増幅用トランジスタ自体の利得が低下するが、利得低下によりアンプへの入力電力が増加するため電力付加効率が低下してしまう。

3. 高効率化技術

パワーアンプの高効率化を実現するため、上記トレードオフを解消するための回路的な工夫と、増幅用トランジスタ自体の高性能化のためのデバイス構造の見直しを行った。回路的には、パワーアンプに使用するバイアス回路に改良を加えた(バイパス型歪み補償回路)。その結果、飽和電力付近での利得圧縮が低減され、低バックオフ動作による高効率動作が実現できた。デバイスレベルでは、高周波での利得低下を引き起こしていたベース-コレクタ間の寄生容量、および接地部の寄生インダクタンスを低減する構造(セルフアライン HBT 構造、および素子間微細バイアホール構造)を開発した。

3.1 回路技術

現在、5GHz無線LAN用パワーアンプに使用する増幅用トランジスタには、ガリウム砒素化合物半導体を用いたヘテロ接合バイポーラトランジスタ (HBT: Hetero-junction Bipolar Transistor) が多く用いられている。バイポーラトランジスタはベース電流によってコレクタ電流が駆動される、電流駆動型のデバイスであるが、ベースに定電圧を印加していてもトランジスタの温度が上昇するとベース-エミッタ間の障壁電圧




図3 熱暴走抑制抵抗の利害得失
Fig. 3 Advantage and disadvantage of the resistor.

が低下し、ベース電流の増加によってコレクタ電流が増加する。温度上昇は周囲温度の変化になる場合もあるが、トランジスタを流れる電流自体での発熱、いわゆる自己発熱に注意が必要である。自己発熱により、さらに電流が流れやすくなり温度上昇を引き起こすといった、熱的な正帰還作用によって最悪の場合素子破壊に至る。これは熱暴走と呼ばれる現象であり、熱暴走を抑制するためにベースと電源の間に抵抗性素子(以後、熱暴走抑制抵抗と呼ぶ)が挿入されるのが一般的である(図3)。温度上昇によるベース電流の増加が熱暴走抑制抵抗での電圧降下によって抑制されるため、コレクタ電流増加が抑制され安定な増幅動作を実現できる。

しかし、熱暴走抑制抵抗はパワーアンプの低歪み増幅動作には不利にはたらく。入力信号電力の増加に応じて出力信号電力が増加するためには、高周波のベース電流振幅及びコレクタ電流振幅が増加することが必要であるが、熱暴走抑制抵抗での電圧降下のために、入力電力を増加させたときの高周波ベース電流の増加が頭打ちになり、結果として高周波コレクタ電流、ひいては出力信号電力の頭打ちが生じる。従って、熱暴走抑制抵抗がない場合よりも利得圧縮が顕著になり、バックオフが増大するため、出力電力、及び電力付加効率が低下する。利得圧縮を抑制するため、我々は従来からベース電源とHBTの間にダイオード素子などの可変抵抗素子を利用した歪み補償回路を採用しているが、熱暴走抑制抵抗によってその効果も十分生かしきれない。

これらの問題を解決するため、熱的な安定動作と利得圧縮抑制は回路上で分離し得ることに着目した。HBTの発熱は直流消費電力によるものであり、熱暴走抑制抵抗もベース電流の直流成分に対して作用すれば良い。そこで、熱暴走抑制抵抗と並列に高周波信号のみが通過するバイパス回路を設けた(図4)。




図4 バイパス型歪み補償回路
Fig. 4 Linearizer with a bypass circuit.

このバイパス回路は直流的には無視できるので、熱暴走抑制抵抗により HBT の熱的安定動作が保証される。一方、高周波のベース電流はバイパス回路経路で増幅用 HBT に供給することができるので、熱暴走抑制抵抗での減衰を緩和することができる。その結果、飽和電力付近での利得圧縮が抑制され、低バックオフ動作による電力付加効率および出力電力の向上が可能になる。また、従来の歪補償回路の効果を高めることにも効果的である。バイパス回路はキャパシタのみでも効果を有するが、バイパス量を最適に制御するために直列抵抗も併用している。

3・2 デバイス技術

5GHz 無線 LAN 用パワーンプ用 HBT には、高飽和電力、高利得、高効率、小型、が要求される。

まず単位 HBT の高利得化技術について述べる。高周波での HBT の利得を低下させる大きな要因は寄生抵抗や寄生容量である。真性ベースとベース電極との間に介在する寄生ベース抵抗を低減するため、ベース電極をエミッタ電極に対して自己整合的に形成するセルフアライン構造を開発した (図5)。

露光装置性能の制約なく、外部ベース電極と真性ベースとの間隔を短縮できるため、寄生ベース抵抗低減が可能となる。コレクタ層アンダーカットによる寄生容量の低減などとの効果と合わせ、HBT の 5GHz での利得を、従来構造に比して 3.5dB 向上させることができた (図6)。

また、パワーンプの最終段用 HBT は端末内で最大の信号電力への増幅動作をする必要があるため、単位 HBT を複数個並列に接続して (以後、マルチユニット HBT と呼ぶ) 動作させる。マルチユニット HBT は通常エミッタ接地で使用され、その接地にワイヤボン




図5 セルフアライン型 InGaP HBT の断面図
Fig. 5 Cross sectional structure of the self-alignment InGaP HBT.




図6 セルフアライン型 HBT の小信号高周波特性
Fig. 6 Small signal RF characteristics of the self-aligned HBT.

ディングが一般的に用いられているが、ワイヤ長が数百 μm 必要であり、携帯電話や IEEE 802.11b,g の無線 LAN で使用される 2GHz 帯はまだしも、5GHz 帯ではワイヤの寄生インダクタンスによる HBT の利得低下が顕著になる (直列負帰還効果)。そこで、エミッタと接地間を短経路で接続するため、半導体基板に貫通孔 (バイアホール) を形成し、半導体表面のエミッタ電極と裏面の接地電極とをバイアホール内に充填された導体で直接接続する方法が最近用いられるようになってきている。

バイアホールは、通常は裏面から半導体基板をエッチングすることによって形成され、直径は 100 μm 程度が一般的である。また、深いバイアホールの形成は困難であるため、半導体基板の厚さは 100 μm 以下に研磨される。基板の薄層化は接地経路を短くする上でも必要である。製造上のマージンを考慮するとバイア




図7 従来のマルチユニットHBT
Fig. 7 Conventional multi-finger HBT.

ホールを隣接して配置できる間隔は通常150~200 μm であるが、パワーアンプのチップの一辺は1mm程度であり、バイアホールをチップ内に多数配置することができず、マルチユニットHBTの両端にしか配置できない場合もある(図7)。

そのような場合、マルチユニット端部のHBTは最短経路で接地されるが、中央付近に位置するHBTは両端のバイアホールまでの配線が長くなるため、マルチユニットHBT全体の接地インダクタンスは十分低減されず利得が低下する。ユニット数が増えるほど、利得低下はより顕著になる。

この問題を解決するため、バイアホールの微細化技術を開発し、マルチユニットHBTの単位HBT間全て




図8 素子間微細バイアホール構造
Fig. 8 Small sized via-holes adjacent to each finger.




図9 マルチユニットHBT利得のユニットHBT数依存性
Fig. 9 Gain vs number of HBT fingers.

に接地用バイアホールを配置可能にした。バイアホールのサイズは15 μm (基板厚70 μm)と微細であり、通常の単位HBTの配置スペース内に形成できるため、チップサイズの増大もない(図8)。

このような微細バイアホールの形成はウェットエッチングでは困難であり、ICPドライエッチング技術を駆使することによって実現した。また、バイアホール形成は通常は基板裏面から行われるが、今回、基板表面からの形成を可能とした。基板片面のみのフォトリソプロセスによってチップ製造が可能であるため、低コスト化にも有利であると考えている。

本微細素子間バイアホール構造では、各単位HBTのエミッタが直近のバイアホールにより最短経路で接地されるため、全単位HBTの接地インダクタンスを均一に低減可能となる。図9は、高周波プローブによってウエハ状態で評価した、マルチユニットHBTのエミッタの接地に素子間バイアホールを用いない場合(両端に接地電極あり)と、素子間微細バイアホールを用いた場合の、5GHzでの利得のユニット数依存性である。

ユニット数が増えると、素子間バイアホールなしでは利得低下が顕著になるのに対し、素子間微細ホール構造では利得低下が起こりにくいことがわかる。5GHz無線LAN用として100mWの動作出力電力を得るためには8ユニット程度が必要であるが、その場合、素子間バイアホール構造にすることによって3dB以上の利得アップが実現できることになる。

4. アンプの試作結果

上記の新規回路、デバイス技術を組み込んだ5GHz W-LAN用パワーアンプICを作製した(図10)。

本アンプは2段構成であり、各増幅段のHBTのエミッタは微細バイアホールで接地し、2段目にはバイ




図10 パワーアンプMMIC回路図とチップ写真
Fig. 10 Circuit schematic and chip photograph of the power amplifier MMIC.

パス型歪み補償回路を組んでいる。チップサイズは約1mm²である。チップは8ピンのSSOPパッケージに実装し、従来と同じ出力電力、及びより高い出力電力の状態において、IEEE 802.11a規格の最高速通信モード(54Mbps 64QAM-OFDM)で評価した(表1)。いずれの状態でも、パワーアンプに要求される歪仕様(隣接チャネル漏洩電力<-25dBc, 変調精度<5.6%)は満たしている。従来パワーアンプと同じ出力電力(80mW)時に、電力付加効率22%(消費電力360mW)と、従来比6ポイントアップの大幅な高効率化が実現できた。消費電力では従来比約30%の低減に相当する効率アップである。93mW出力では効率22.5%に達し、しかも高出力電力であるにもかかわらず、消費電力は従来よりも約20%低い。

図11は、今回のパワーアンプの性能を出力電力と消費電力との関係でプロットしたものである。5GHz無線LANは、電子レンジやBluetoothなどが混在する2.4GHz帯と比較すると、干渉のないクリーンな周波数帯で54Mbpsの高速通信が可能であることが大きな特長であるが、反面、高周波を使用するがゆえに、同じアンテナ送信出力であっても電波伝播時の減衰が大きい。受信電波が弱ければ信号対雑音比が悪化するため、符号誤りの増大によってスループットが低下し、5GHz無線LAN本来の高速通信ができなくなることもある。従って、パワーアンプに対してはより低消費電力かつより高出力が今後も要求されていくものと考ええる。本パワーアンプはこのニーズにマッチするものとする。

むすび

微細化の進展によりベースバンドLSIの低消費電力化も着々と進んでいく。パワーアンプの低消費電力化を並行して推進することで、携帯機器でも使用可能な

表1 開発したパワーアンプの特性のまとめ

Table 1 Summary of performance of the developed power amplifier.

	今回開発した パワーアンプ (従来と同じ出力時)	今回開発した パワーアンプ (高出力時)	従来の パワーアンプ
周波数	5.25 GHz		
電源電圧	3.3 V		
出力電力	80 mW (19 dBm)	93 mW (19.7 dBm)	80 mW (19 dBm)
消費電力	360 mW	410 mW	500 mW
電力付加効率	22 %	22.5 %	16 %
変調精度	<5 %	<5 %	<5 %
隣接チャネル 漏洩電力	<-30 dBc	<-30 dBc	<-30 dBc




図11 パワーアンプの出力電力と消費電力
Fig. 11 Power consumption vs output power in power amplifier.

5GHz無線LAN商品実現に貢献できると考えている。前述のように、パワーアンプの低消費電力化のためには低歪み動作とのトレードオフを克服し、バックオフを低減してデバイス自体の性能を極限まで引き出す回路技術の開発が今後も必要となる。デバイス自体の性能アップも当然必要である。

加えて、携帯端末の機能的な進化の中で、携帯電話と無線LANの統合など、今後は異種の通信システムがひとつの携帯機器に搭載されていくものとする。このニーズを実現するマルチモード対応のパワーアンプを視野に入れた開発も行っていきたい。また、携帯機器にはサイズという大きな制約もあるので、高周波回路部の集積度アップをはじめとする小型回路技術の開発へも取り組んでいく予定である。

(2003年9月30日受理)