# 携帯機器向け地上デジタルテレビ放送用1セグメントチューナ

A Digital Terrestrial Television 1-segment Tuner for Mobile Appliances

豊山愼治*1	川 村 博 史* <sup>1</sup>	籠島謙知*1	貴 島 洋 史* <sup>1</sup>	佐 藤 俊 一* <sup>1</sup>
Shinji Toyoyama	Hiroshi Kawamura	Kanetomo Kagoshima	Hiroshi Kijima	Shunichi Satoh
田 中 誠 一*¹	作 野 圭 一*1	河 間 修 一*²	東 慎一郎* <sup>2</sup>	幸 谷 真 人 <sup>*2</sup>
Seiichi Tanaka	Keiichi Sakuno	Shuichi Kawama	Shinichiro Azuma	Masato Koutani
飯塚邦彦* <sup>2</sup> 長谷川隆生* <sup>3</sup> Kunihiko lizuka Takao Hasegawa				

要 旨

日本の地上デジタルテレビ放送(ISDB-T)では,携帯機器向けに1セグメント(430kHz)のみ を用いた放送が行われる。この放送を携帯機器で受信するためのLow-IFアーキテクチャの1チッ プチューナICを,SiGe BiCMOS プロセスを用いて試作した。固定減衰器つきの増幅器を連続的 に切り替えることで60dB以上の利得可変幅を実現した利得可変低雑音増幅器,バイポーラトラ ンジスタの適用により11nV/√Hz の低入力換算ノイズを達成したアンチエリアス機能内蔵のス イッチトキャパシタフィルタを採用した。試作したICは消費電力が160mWで,1セグメント ISDB-T 受信に必要な性能を満たすことを確認した。

Japanese digital terrestrial television broadcast (ISDB-T) will provide the service for mobile appliances using 1-segment (430kHz) bandwidth. An integrated tuner IC for a mobile receiver of the 1-segment service is designed with low-IF architecture and SiGe BiCMOS process. The variable gain LNA(Low Noise Amplifier) achieves more than 60dB variable range by continuous switching of amplifiers with a fixed attenuator. The switched capacitor filter incorporating embedded anti-alias filtering realizes input referred noise as low as  $11nV/\sqrt{Hz}$  by introducing bipolar transistors. The total IC consumes 160 mW and satisfies the requirements for 1-segment ISDB-T tuners.

# まえがき

2003年12月に開始された日本の地上デジタルテレビ放送(ISDB-T)は、据え置き型TVでハイビジョン 放送を受信する「固定受信」だけでなく、携帯電話や PDAなどの携帯端末で簡易動画放送を受信する「携帯 受信」も重要な応用として仕様が策定されている。 ISDB-Tは、放送波の伝送方式としてOFDM (Orthogonal Frequency Division Multiplexing:直交周波 数分割多重)を使うことにより、従来の携帯型地上ア ナログテレビの受信では受信特性の大きな劣化を引き 起こしていたフェージングやゴーストに耐えうるよう になっている。さらに、地上デジタル放送1チャンネ ル(帯域幅:6MHz)を14個のセグメントに等分(内 1セグメントは隣のチャンネルとのガード帯域として 使用される)し、中心の1セグメント(帯域幅:約 430kHz)を携帯受信に割り当てる。携帯受信用放送で は、データ転送量が小さい代わりに所要 C/N が低い QPSK (Quadrature Phase Shift Keying)または16QAM (Quadrature Amplitude Modulation)の変調方式を採用 することにより、固定受信の変調方式である64QAM より受信に必要なC/Nが低くなっている。携帯受信用 放送は1,2年のうちにスタートする予定であり、携 帯端末,特に携帯電話向けの新しいサービスとして広 く普及することが期待される。

しかし,地上デジタルテレビ放送の受信機能をバッ テリ駆動の携帯端末に組み込むには,受信用チューナ の低消費電力化及び小型化が重要な課題となる。さら

\*1 技術本部 デバイス技術研究所 第2研究室 \*2 技術本部 デバイス技術研究所 第4研究室

<sup>\*3</sup> モバイル液晶事業本部 第1設計センター 第1開発部

に,携帯受信は固定受信とは大きく受信環境が異な り,携帯受信を行っている端末自体が携帯電話の基地 局と送受信を行う場合,携帯受信を行っている端末の アンテナのすぐ近くで他の携帯電話が大電力で送受信 を行う場合等,過大な妨害波を受ける要因が数多くあ り,妨害波に対する耐性,すなわちチューナの歪特性 (線形性)の向上が特に重要な課題となる。

本論文は、SiGe BiCMOSプロセスを用いて開発した 地上デジタルテレビ放送用1セグメントチューナIC<sup>1)</sup> に関し、チューナIC全体のアーキテクチャ、そのキー となる要素回路技術、及び試作ICの測定結果につい て述べる。

#### 1. チューナ IC のアーキテクチャ

#### 1・1 Low-IF アーキテクチャ

本チューナICは、受信した470-770MHzのUHF信 号を中心周波数が500kHzというベースバンド周波数 に近接するほどの低周波の IF 信号に直接周波数ダウ ンコンバートするシングルコンバージョン Low-IF アーキテクチャを採用している(図1)。携帯受信用 の1セグメント(帯域幅:約430kHz)は1チャンネル (帯域幅:6MHz) のほぼ中心にあるので, IF 周波数と して 500kHz を選択することにより, 折り返しにより 所望信号に重なるイメージ信号が所望信号と同じチャ ンネルの地上デジタルテレビ放送信号であることが保 証される(図2)。従って、イメージ信号と所望信号 との電力差を生じさせるのは周波数選択性フェージン グだけであり、30dBのイメージ除去比で所望の特性 を満足させることができる。また, IF 周波数が低いこ とにより、チューナ IC につながる OFDM 復調 LSI に おける A/D コンバータのサンプリング周波数を下げ ることができ,受信モジュール全体としての消費電力 を削減することができる。



図1 Low-IF チューナ IC アーキテクチャ Fig. 1 Low-IF tuner IC architecture.



図 2 Low-IF アーキテクチャにおけるイメージ妨害 Fig. 2 Image interfere in Low-IF architecture.

## 1・2 線形性

通常の据え置き型TV用チューナでは、妨害波を除 くため、チューナ入力部に通過帯域を調整できる狭帯 域なトラッキングフィルタが一般的に使われている が、巻き線コイル等の大型部品が多用されているため に小型化が困難であるとともに、トラッキング周波数 制御に30Vという携帯電話のバッテリ電圧よりもは るかに高い電圧を必要とする。従って、このトラッキ ングフィルタを携帯受信用のチューナに組み込むこと はきわめて困難である。そこで、本チューナICは、 チューナ入力部にトラッキングフィルタを使用せず、 UHFバンドパスフィルタのみを使用することを前提 にして設計を行った。

しかし、トラッキングフィルタを使用しないことに より、チューナ IC に対する線形性の要求は一段と厳 しくなる。例えば、他の携帯電話が非常に近い場所で 使われたとき、フロントエンドの UHF バンドパス フィルタを用いても最大で-30dBmの信号強度をもつ 妨害信号がチューナの RF 入力に入る可能性がある。 一般に過大な信号がチューナに入力された場合, チューナは一定の利得を維持することができなくな り,利得低下によって出力信号に歪を生じる。このよ うな利得低下は利得圧縮と呼ばれるが, 歪を許容値以 下にするためには 1dB 利得圧縮ポイントを妨害波レ ベルよりも10dB以上高くする必要がある。すなわ ち、-30dBmの妨害波に対して、1dB利得圧縮ポイン トは-20dBm以上であることが必要である。デバイス の歪指標として一般的に使用されている入力換算の 3次インターセプトポイント (IIP3) としては-10dBm 以上が要求されることになる。

#### 1・3 イメージ除去方式

イメージ除去にはHartleyアーキテクチャを採用した。これは、RF信号をIF信号に周波数変換するときに、位相が90度ずれた2つの局部発振信号を使って互いに直交した2つのIF信号を作り、これら2つのIF信号を移相器でそれぞれ±45度ずらした後、2つのIF信号を加算することで、イメージ除去するものである。実際の移相器として、抵抗、キャパシタからなる1次フィルタを4段重ねたPPF(Poly Phase Filter)を用いる。PPFに続くIFフィルタは、所望信号を選択するとともに、チューナにつながるOFDM復調IC内部で2Mサンプル/sで信号をサンプリングするA/Dコンバータのためのアンチエイリアシングフィルタとして働く。

#### 1・4 利得

チューナ IC への希望波入力レベルが -96dBm ~ -20dBm となることを想定しており、トータルの利得 制御幅は80dB程度が必要となる。この利得幅の中で、 60dB を利得可変低雑音増幅器(Variable Gain Low Noise Amplifier: VGLNA)がカバーする。

#### 2. 利得可変低雑音増幅器(VGLNA)

携帯受信の幅広い受信電力に対応するため,利得可 変低雑音増幅器(VGLNA)の利得可変範囲は60dBと かなり大きい。受信電力が小さいときには,高い利得 と低い雑音特性が要求される。

一方,送信基地局に近い場合には,その送信基地局 から送信される多数のチャネルの信号がすべて利得可 変低雑音増幅器に入力される。この場合,所望の信号 の受信電力は比較的高いので雑音特性や利得はそれほ ど要求されないが,総受信電力が高くなるため高い線 形性が要求される。

この2つの要求を満足するため,高利得低雑音増幅 器と減衰器つき増幅器を組み合わせて利得可変低雑音 増幅器を構成した。減衰器を入れることにより,消 費電力を増加させずに高い線形性を得ることができ る。ここで重要なことは,受信電力に応じて高利得低 雑音特性と高線形性特性を連続的に切り替えることで ある。我々は,高利得低雑音増幅器と減衰器つきの増 幅器をアナログ的に制御し,このような特性を実現し た。

本チューナ IC に採用した VGLNA のアーキテク チャは, B. Gilbert が提案した利得可変増幅器<sup>2)</sup>をも とに改良を加えたものである。我々の提案する利得可 変低雑音増幅器の大きな特長は,入力をシングルエン ドとしたことと,4つのカスコード増幅器のバイアス 電流制御方法である。

まず、入力のシングルエンド化について述べる。文 献1では差動入力となっているが、アンテナや UHF 帯のフィルタはシングルエンドとなっているため,そ れらとチューナを接続するためにはバランが必要とな る。チューナのように1オクターブ近い帯域を持つバ ランを実現することは容易ではない。そこで、増幅器 をシングルエンド化した。図3は、利得可変低雑音増 幅器のコア部を示す。1段当たり26.6dB減衰させる 3段の容量性固定減衰器と、それぞれの固定減衰器に 接続された4つのカスコード増幅器で構成される。シ ングルエンド化する際に問題となるのが, 増幅器を連 続的に切り替えるための制御回路である。文献1では それぞれの増幅器が差動回路で構成され,その差動回 路のエミッタを電流制御素子に接続し、すべての増幅 器の電流制御素子が1つの電流源に接続されている。 これにより総エミッタ電流が一定となり,その電流配 分を制御することにより、それぞれの増幅器のエミッ タ電流を連続的に制御する回路構成となっている。差 動型増幅器の場合には,増幅器のエミッタと接地の間 に入る電流制御回路が発生する雑音は増幅器自身の雑 音にあまり影響しないため、このような方法が適用で きる。しかし、シングルエンド型増幅器の場合には、 雑音を発生する電流制御回路を増幅器と接地の間に挿 入すると、その回路の雑音がそのまま増幅されるた め, 増幅器の雑音特性が大きく劣化する。従って, そ のような電流制御回路を増幅器と接地の間に挿入する ことができない。そこで、電流制御回路をエミッタと 接地の間に入れる代わりにベース電流 I1, I2, I3, I4 を 制御することにより, 増幅器を連続的に切り替える回 路形式とした。

次に、ベース電流を制御するバイアス電流制御方法 について述べる。バイアス電流制御回路としては、 図4に示されるように差動対を多段化した回路構成を





図 4 利得可変低雑音増幅器のベース電流制御 Fig. 4 Base current control of VGLNA.

用いた。この回路では、定電流源 QCS に供給する電 流はQ1,Q2で構成される差動対により分担される。 制御電圧 Vctrl が低く,Q1のゲート電圧がQ2のゲー ト電圧より十分に高い場合には、すべての電流がQ1 を流れ, p型FETのカレントミラー回路により折り返 され、I4 に流れ出す。制御電圧 Vctrl が上昇し、O1 と Q2のゲート電圧が同じになると、定電流源QCSの電 流がQ1とQ2に等分配される。さらに制御電圧Vctrl が上昇すると、やがて、Q1がオフし、定電流源 QCS を流れるすべての電流がQ2を流れる。Q3のゲート電 圧がQ4のゲート電圧より高い場合にはQ2を流れた 電流は、すべてO3を流れる。このようにして、制御 電圧Vctrlが上昇するに従い、電流の流れる量がQ1→ Q3→Q5→Q6と適切な比率で連続的に変化してゆく。 また、全体の電流値は定電流源QCSが決めるため、常 に一定となる。それぞれの端子の電流値の制御電圧 Vctrl依存性を図4の挿入図に示す。ベース電流11,12, I3.I4が、連続的に滑らかに切り替わっている。

この回路は、多くの電流源と吸い込み源を必要とす る文献1の回路より簡単で電力効率が高い。また、電 流の切り替え点をQ1、Q3、Q5のゲートにつながる参照 電圧生成用の抵抗比で一意的に決定できるため、切り 替え特性の調整が容易である。さらに、制御電圧Vctrl のアナログ値による制御が、図1に示す検波器 (Detector)と積分器 (Integrator)で構成される局部的 な利得制御に適している。

図5は,利得可変低雑音増幅器の制御電圧に対する 利得および IIP3 のシミュレーション結果と測定結果 を示す。測定結果において、19dBの最大利得の場合 に、IIP3は-14dBmとなる。利得の減少に対応してIIP3 は増加し、利得が-18dBのときに19dBmに達する。低 い制御電圧で利得抑圧特性がシミュレーション結果よ り劣化する理由は、初段の増幅器から出力への信号の 漏れにより生じていると考えられる。これはレイアウ ト変更により改善することが可能である。最大利得に おける NFの実測値は2.7dB未満であり、増幅器につ ながるシングル-差動変換器を含む消費電流は8.7mA である。





Fig. 5 Simulated and measured gain and IIP3 dependence on control voltage of VGLNA.

### 3. IF フィルタ

IFフィルタについては、特に低雑音化に注力した。 低雑音化することにより、IFフィルタへの入力レベ ルを低く保つことができるため、IFフィルタまでの 各要素回路の出力レベルを低く抑えられる。したがっ て,各要素回路の出力の線形性に対する要求を緩和す ることができる。

IF フィルタのアーキテクチャには、我々が既に開 発しているアンチエイリアシングフィルタ内蔵スイッ チトキャパシタフィルタ3)を採用した。スイッチト キャパシタフィルタの伝達関数はキャパシタの容量比 のみで決まる。IC内では、各キャパシタ容量の相対的 なばらつきは非常に小さくできるので、このフィルタ は正確な周波数特性をもつことができる。ただし、こ のフィルタは離散信号を扱う(アナログ電圧をサンプ リング周波数Fsで離散化する)ため, Fs/2より高い周 波数の信号がこの0~Fs/2内に入り込むエイリアシン グ(Aliasing)現象が問題になる。よって、この高周 波成分を予め除くためのアンチエイリアシングフィル タがスイッチトキャパシタフィルタの前に必要にな る。今回IFフィルタとして採用したアンチエイリア シングフィルタ内蔵スイッチトキャパシタフィルタで は、入力から2段分のスイッチトキャパシタの一部を 抵抗に置き換えることにより、これら2段に、スイッ チトキャパシタフィルタ本来の機能に加え、アンチエ イリアシングフィルタの機能も持たせている。これに より、アンチエイリアシングフィルタを別に持つ場合 と比べて、フィルタの段数を2段以上削減することが できる。なお、単純に抵抗に置き換えるだけでは、 フィルタ特性が変わるので、抵抗やキャパシタの値を

調整する必要がある。

図6は、IFフィルタの回路図を示す。DCオフセッ トを補償するためのフィードバックをもっており、 7次のローパスフィルタとして働く。フィルタのサン プリング周波数 Fs は、32 MHz である。 $OP1 \sim OP7$ の OPアンプがフィルタを構成し、OP8がDCオフセット 補償用OPアンプである。フィルタの基本的な設計手 続きは文献2で述べられたものと同じである。しか し、バイポーラトランジスタをOPアンプに用いたこ とと、各フィルタ段の利得配分を調整したことによ り, 雑音性能が向上している。フィルタにおける主な 雑音源は、トランジスタの熱雑音とフリッカ雑音、ス イッチトキャパシタのkt/C雑音である。これらの雑音 の通過帯域へのエイリアシングを考慮した雑音シミュ レーションにより、フィルタの最も大きな雑音源が OPアンプOP1とOP2の入力段のトランジスタである ことが明らかになった。従来のスイッチトキャパシタ フィルタでは、OPアンプの帰還キャパシタ(図6の C1 や C2 など) に蓄えられる電荷を保てるように OP アンプの入力インピーダンスを十分高くする必要があ るため、OPアンプの入力トランジスタとしてフリッ カ雑音の多い CMOS トランジスタを使わなければな らない。しかし,我々のフィルタでは,アンチエイリ アシングフィルタ機能実現のために、これらOPアン プの入力トランジスタに1kΩ程度の抵抗R1i, R2iを 接続して設計を行っており、元々C1やC2のキャパシ タに蓄えた電荷がこれら抵抗を介して漏れる状態で所 要の特性が得られる構造になっている。したがって. これらOPアンプの入力段にバイポーラトランジスタ を使った場合でも、入力インピーダンスとしてのベー ス抵抗(我々の設計では100k Ω弱)は抵抗 R1i, R2i



図 6 IF フィルタの回路図 Fig. 6 IF filter schematic.





より数十倍大きく、ベース抵抗による電荷の漏れは抵 抗 Rli, R2iによる漏れよりも少ないので、フィルタ 特性に与える影響は小さい。シミュレーションによる と、OP1 と OP2 の入力段の CMOS トランジスタをバ イポーラトランジスタに置き換えることにより、 430kHz帯域幅の入力換算雑音を13dB低下させること ができる。

IF フィルタの仕様としては,通過帯域はIF 周波数 の変動を考慮して1セグメント帯域430kHzより1.26 倍広い帯域と20.5±0.5dBの利得を持ち,阻止帯域の うちの2.28MHz以下と以上ではそれぞれ通過帯域か ら50dB,60dB以上減衰させるものとした。これらは, OFDM 復調 IC 内部の AD コンバータのサンプリング によるエイリアシング雑音や隣接チャネルからの妨害 波の減衰を考慮して決定した。図7は,IFフィルタの 利得の周波数特性のシミュレーション結果と測定結果 を,仕様マスクと共に示したものである。得られた測 定結果は,仕様を満足している。

図8は、IFフィルタにおける入力換算雑音密度の シミュレーション結果と測定結果を示す。シミュレー ション結果については、OP1、OP2の入力段にバイ ポーラトランジスタを使った場合と、バイポーラを使 わず MOSを使った場合の2ケースを示している。な お、500kHz 付近における入力換算雑音密度の測定値 平均は  $11nV/\sqrt{Hz}$  である。この値は、現行の同様の フィルタ<sup>4)</sup> の  $28nV/\sqrt{Hz}$  よりも 6 割少ない。また、IF フィルタの消費電流の測定値は 7mA である。

## 4. チューナ IC

2章および3章で解説した要素回路を組み合わせて チューナ ICを構成した。このチューナのアーキテク チャにおいては,入力信号に含まれる帯域外の妨害波 は,IFフィルタ(図1のChannel Selection Filter)を 通過するまで,希望信号と同じゲインで処理される。 従って,希望信号に比較して,妨害波が大きい場合, IF信号出力振幅を検知して,ゲインを制御すると,IF フィルタに入る前に回路が飽和する恐れがある。この ような状況に対応するため,ミキサーの出力において 信号レベルを検出して,一定の値以上にならないよう に,利得可変低雑音増幅器に対してフィードバック制 御を行っている。

遮断周波数47GHzのHBTをもつ0.5um SiGe BiCMOSプロセス技術を用いて試作したシングルチッ プチューナICのチップ写真を図9に示す。本チュー ナICは、小信号を扱う高周波信号回路と、デジタル 回路を含むPLLシンセサイザ及びクロックを用いた スイッチトキャパシタ型のIFフィルタが統合されて いる。後の2つの回路ブロックは、ノイズ源となり得 るため、回路ブロック間のノイズの干渉を防ぐための レイアウト上の配慮が必要である。図9のレイアウト に示すように、これら3つの回路ブロックは、お互い に分離した形で配置し、その間にはノイズ伝播を防ぐ ための、遮断領域を設けてある。

本チップのチップ面積は25mm<sup>2</sup>である。電源電圧は



図 9 チップ写真 Fig. 9 Chip micrograph.

2.9Vで,消費電力160mWとなる。測定によると,全体のチューナがISDB-Tの1セグメント受信のキーとなる要求を満たしている。測定したチューナ全体の利得可変範囲は80dBを超えており,イメージ除去比は37dB以上である。チューナ全体のNFは,最大利得時に767MHzに対して9dBである。PLLの位相雑音は,UHF全チャンネルにおいて100kHzオフセットで-100dBc/Hz以下を達成した。

チューナ IC と OFDM 復調 LSI とを組み合わせた チューナモジュールを試作し, OFDM 信号を受信し, 復調できることを確認した。

## むすび

普及・発展の著しい携帯電話に安定して綺麗な画像 の映る地上デジタルテレビが内蔵されれば,通信と放 送を融合した様々な新しいサービスが生まれ,人々の 生活を大きく変えることができる。その実現のため, 携帯機器向け地上デジタルテレビ放送用1セグメント チューナはキーコンポーネントとして不可欠である。 線形性を含めた受信特性,低消費電力,小型化の三拍 子揃ったチューナICの実現に向け更なる改良を進め る。

#### 謝辞

本チューナ IC の開発に当たり、多大なご助言、ご 協力を賜りました関係各位に感謝致します。

## 参考文献

- Shin'ichiro Azuma et al., "A Digital Terrestrial Television (ISDB-T) Tuner for Mobile Applications," ISSCC Dig. Tech. Papers, pp. 278-279, Feb. 2004.
- B. Gilbert, "A Low-Noise Wideband Variable-Gain Amplifier Using an Interpolated Ladder Attenuator," ISSCC Dig. Tech. Papers, pp. 280-281, Feb. 1991.
- Shin'ichiro Azuma et al., "Embedded Anti-aliasing in Switched-Capacitor Ladder Filters With Variable Gain and Offset Compensation," IEEE J. Solid-State Circuits, vol. 37, pp. 349-356, Mar. 2002.
- Tetsuro Itakura et al., "A 2.7V, 200kHz, 49dBm, Stopband-IIP3, Low-Noise, Fully Balanced Gm-C Filter IC," IEEE J. Solid-State Circuits, vol.34, pp. 1155-1159, Aug. 1999.

(2003年1月22日受理)