MPEG2（MP@ML）エンコーダの小型・低価格化を目標に，独自アルゴリズムによる高画質と大幅な回路規模削減を実現したLSIを開発した。RISCタイプのプロセッサを内蔵し，外付けCPUなしでリアルタイムエンコードを実現する。約320万トランジスタ（ロジック部で約37万ゲート）規模である。
また，LSIの評価用にPCIバス対応の評価基板を開発し，市販のMPEG2デコーダボードを使用してリアルタイムエンコード動作を確認した。
本稿では開発したLSIのアルゴリズム検討，内部構成，特長，動作検証について述べる。
We have developed an MPEG2 encoder LSI which achieves high picture quality and small circuit size by using an original algorithm for the purpose of downsizing and lower-cost. The LSI performs up to MPEG2 MP@ML compression. It includes RISC type processor, and performs real-time encoding without using an external CPU. The LSI contains about 3200K transistors (370K logic-gates).
We have also developed an evaluating board for the LSI to prove the real time MPEG2 encoding and decoding at the same time using an MPEG2 ordinary decoding board sold on the market.
In this paper, we describe about algorithm, internal-blocks, features and evaluating of the LSI.
|
|
|
|
|