|
本稿では，新規な歪み補償回路を用いた高効率・低歪みW-CDMA端末用パワーアンプについて報告する。今回開発した歪み補償回路は，バイアス回路に小型のトランジスタ，抵抗，及びキャパシタを付加することで構成できるため，小さなチップサイズで実現可能であり，また信号経路での電力損失を生じない。本歪み補償回路をGaAs HBTを用いた２段構成のパワーアンプMMICに適用した結果，3.4V動作，動作周波数1.95GHz，出力電力 27.6dBm時において，44%の高電力付加効率（PAE）動作を，隣接チャネル漏洩電力-37.2dBcと低歪みな状態で実現できた。一方，歪み補償回路を用いない従来のパワーアンプでは，同一の動作条件において，隣接チャネル漏洩電力に3dBの悪化が見られた。チップサイズは1mm2以下である。
This paper presents a power amplifier with a new linearizing circuit, which gives high power-added-efficiency with low distortion for the W-CDMA application. Since this linearizing circuit is realized by adding a small transistor, a resistor and a capacitor to the bias circuit, the required chip size is small enough and no extra loss in the signal path occurs. The designed 1.95 GHz two-stage power amplifier using HBTs shows 44 % power-added-efficiency (PAE), 27.6 dBm output power and 21.2 dB gain with -37.2 dBc adjacent channel leakage power ratio (ACLR), at a supply voltage of 3.4 V. In contrast, the conventional power amplifier without linearizer shows 3 dB degradation in ACLR under the same conditions described above. Also, the chip size, which directly affects cost, is less than 1 mm2.
|
  |
|
|
|